Silicon Creations

SoC 时钟的架构和 IP View>

Presentations

时钟系统对性能有着严格的要求（超低抖动、低功耗、宽调谐范围和小尺寸），因此需要谨慎的 IP 选择、设计考量和优化权衡。Silicon Creations 工程团队从一开始就参与设计 SoC 时钟系统，涵盖 IP 到分配再到供电网络的各个环节。

适用于从180nm到5nm的先进工艺的灵活时钟解决方案 View>

Presentations

在ICCAD 2019上发表

確保矽結果將與電路仿真相匹配 View>

Presentations

在Mentor 2018論壇上發表

使用從180nm到FinFET的系統功率微瓦來驗證時鐘系統的性能 View>

Presentations

在ICCAD 2018上發表

比較矽片與TSMC 28HPC +中1.3pJ / bit 25Gbps SerDes Rx的仿真 View>

Presentations

在DAC 2019上發表

TSMC 5nm FinFET工藝中的高性能PLL設計 View>

Presentations

Silicon Creations執行副總裁Randy Caplan討論了5nm FinFET設計

使用5納米至180納米的系統功率微瓦推動時鐘系統的性能極限 View>

Presentations

Silicon Creations副總裁Andrew Cole討論了高性能時鐘和SerDes解決方案。

SerDes设计挑战 View>

Presentations

供应噪声引起的抖动 - 不要让它杀死你的芯片 View>

Presentations

AnySilicon Presents - 首席执行官与兰迪卡普兰谈话 View>

Presentations

为安全关键汽车应用开发7nm IP - 在Santa Clara重新开始2017年 View>

Presentations

论文解释了汽车安全的字母汤以及如何确保IP和使用一些7nm IP来说明可靠性模拟。还提供了预先认证IP的协议，降低了由于IP而导致全芯片AEC-Q100认证失败的风险。

Show Archived Items

Resource Library